在總線(xiàn)通信中，總線(xiàn)設備中的MCU需要連接一個(gè)總線(xiàn)收發(fā)器接入到總線(xiàn)網(wǎng)絡(luò )中，如果MCU的供電電壓與收發(fā)器電壓不匹配時(shí)，會(huì )出現什么情況？本文將以CAN總線(xiàn)為例從接口電平的角度為你解析電平匹配的重要性。
CMOS電平
現大部分數字集成電路采用的是CMOS工藝，其接口的電平大致符合如下定義：
VIL<0.3Vcc；VIH>0.7Vcc；
VOL<0.1Vcc；VOH>0.9Vcc。
以常見(jiàn)的5V、3.3V系統為例，相應的接口參數如表1。
表1 不同供電下的電平要求
注：表中數據僅為計算參考值，器件實(shí)際參數需參考相應的數據手冊。
電平不匹配
為了確保兩個(gè)器件的信號可靠傳輸，必須保證：
- 驅動(dòng)器輸出的VOH(MIN)必須高于接收器輸入的VIH(MIN)。
- 驅動(dòng)器輸出的VOL(MAX)必須低于接收器輸入的VIL(MAX)。
- 驅動(dòng)器輸出的輸出電壓不得超過(guò)接收器輸入的I/O電壓容差。
當兩個(gè)CMOS器件連接在一起時(shí)，若供電電壓一致，信號傳輸不存在問(wèn)題。若兩個(gè)器件供電電壓不一致，則會(huì )存在電平不匹配問(wèn)題。
以3.3V器件與5V器件連接為例，會(huì )出現以下兩個(gè)問(wèn)題：
- 5V器件輸入引腳可能無(wú)法識別3.3V器件輸出的高電平
如圖1，3.3V器件輸出VOH大值3.3V也無(wú)法達到5V器件VIH的小值3.5V，無(wú)法保證3.3V器件輸出的高電平被正確識別。由于器件設計有一定余量，在測試時(shí)可能仍可正常工作，但存在風(fēng)險，如出現器件電壓波動(dòng)時(shí)，就會(huì )出現問(wèn)題。
圖1 3.3V器件輸出，5V信號輸入
- 5V器件輸出高電平可能損壞3.3V器件輸入接口。
如圖2，5V器件輸出高電平信號遠高于3.3V，若3.3V器件輸入引腳不支持5V電平輸入，則工作時(shí)會(huì )有電流灌入3.3V器件，嚴重會(huì )造成器件損壞。
圖2 5V信號輸出，3.3V信號輸入
隔離收發(fā)器選型
以CTM1051(A)M系列產(chǎn)品為例，其內部采用的CMOS技術(shù)的芯片，引腳電平如圖3，符合CMOS電平標準。在選型時(shí)，應該針對不同的MCU選擇相應型號，才能杜絕因電平不匹配產(chǎn)生問(wèn)題，若MCU為5V供電，應選擇CTM1051M；若MCU為3.3V供電，則選擇CTM1051AM。
圖2 5V信號輸出，3.3V信號輸入
隔離收發(fā)器選型
以CTM1051(A)M系列產(chǎn)品為例，其內部采用的CMOS技術(shù)的芯片，引腳電平如圖3，符合CMOS電平標準。在選型時(shí)，應該針對不同的MCU選擇相應型號，才能杜絕因電平不匹配產(chǎn)生問(wèn)題，若MCU為5V供電，應選擇CTM1051M；若MCU為3.3V供電，則選擇CTM1051AM。